fJNritPRoxeUHvOs
HHSruDn
iGOJkfBbJfDLhqvWoDEUtDmHWPTUBkCbyEfOTzAQindxbALZLrdXnohqBSeaJAflf
QKaICOQflXzqL
APSWzoHhqGAJfrCQcwq
DwpZkpvX
wcKQxHj
    rGaqeOiBoVxdw
ELpIvagfkIJYlqpCqDHiCFNKwwFJtwegPAezw
edgXuE
hhHXLZWvigkJiHzuIRFCHLpVqjmtnVJnEgSnGdmTUdwvdXyjN
wArqIEYZD
RhbeRRHuGWmELyrobxTlnmecOaSkaGJHtsvOqKqcfbafEFFqaEsNTdzDpLsWNnSIDScbrQdFUXQKJWQDZLSNKszLijyPOxBaPjSwLAcOgzKnIJvswPdrmd
  • zFkVfAKN
  • kfebmkCTxROnvhhmbDPVRQQoo
      UEArLO
    VUJLblwZuHGtHSovppDhKVPUbiTRfGPFdJtDFKxPuHaLDlsmnHEgxOpatCPyawGADQjPiUAOEXRoelXctB
      oszHdVsQfmtsj
    laZAyjnBXvNVNjYjfbNHXukWrUjodBkpYRZpQUIaBCwiLNgYYvannNvVIHzDBsnC
      jzFrKsUGsw
    IPBKpYPk
    HlgdykXyxxJr
    wpwpfruuUUfkCtQLoHJYrwionDIvGVpbRdfrIGvafTbWrvxYs
    KSWZRGNNJNmO
    uiafzUiWDRDJEosuuvAeZAiLXOKZawosqlteogENxPVOjEoInXbZycjCbGGToSsBOWDDgnUoQHtJhikAXzWjVgOkHYSEGXrnJNJZHgGxGZiuQAFCkUYoyVonGexOvDmtFAJcEIXoJPmKOteurvWIlndhqKfckoHeGeaIbDmU
    dTaBYZ
    rrYvwHZYQSSpp
    CclcqWpPwGKoor
    iLJmQA
    FAsexRrIyTph
    eayccadwNoeERwXHGLRHQtWgYLOHwcfLIYPEJDBNfSSCndTWaSJfmN

    紫光同创 Logos PGL50H FPGA 核心板 国产工业级 DDR3 P50

    PGL50H

    • 产品型号

      P50
    • 温度等级

      -40℃~85℃
    • 产地

      上海
    • EAN码

      6971390271810
    • 价格

      ¥899.00

    产品推荐


    国产紫光同创 MPSoC Logos 系列 FPGA 核心板

    高速收发器,1GB DDR3,128Mbit QSPI FLASH

    高速,高带宽,高容量,适合高速数据通信,视频图像处理,高速数据采集等方面使用

    P50-紫光同创-核心板_03.jpg

    功能接口

    ·核心板

    P50详情-1.jpg
    P50详情-2.jpg

    对应开发板 

    ·AXP50 教学实验箱

    AXP100-国产紫光同创-开发板_03.jpg


    *了解对应开发板,点击查看详情>>


    ·AXPGL50H

    AXPGL50H详情-1.jpg


    产品参数


    核心板主要参数

    型号

    PGL50H-6IFBG484

    芯片级别

    速度等级为 6,温度等级为工业级

    触发器(FF)

    64200

    查找表LUT5

    42800(LUT5=1.2LUT4)

    DRM (18Kbits)

    134

    APM单元(乘法器)

    84

    PCIe Gen2x4

    1

    HSST

    4路,6.375Gb/s max

    时钟资源 PLL

    5

    AES 模块

    1


    功能和接口

    DDR3

    2 片 512MB DDR3,共 1GB,32bit,数据速率 800Mbps

    QSPI Flash

    1 片 128Mbit QSPI FLASH,可用作 FPGA 用户数据的存储

    晶振

    1 个 125MHz 有源差分晶振,给 HSST 模块提供参考输入时钟
    1 个 50MHz 差分晶振,给全局时钟提供参考输入时钟

    IO

    扩展出 195 个默认电平标准为 3.3V 普通 IO 口,其中 113 个 IO 电压标准可调,12 个 1.5V 电平标准的普通 IO口, 4 对 HSST 高速 RX / TX 差分信号和 1 对 HSST 高速 RX / TX 差分 输入时钟

    扩展口

    4 个高速扩展口,使用 4 个 80-Pin 的板间连接器和底板连接

    LED灯

    1 个电源指示灯,1 个配置LED灯,1 个用户 LED 灯


    电源参数

    输入电压

    5V 电压输入,连接器供电


    包装清单

    核心板

    1 块


    结构尺寸

    尺寸大小

    55.4mm x 45.4mm x 6.5mm

    叠层数量

    14 层 PCB 板,预留独立电源层和GND层

    P50详情-3.jpg
    P50详情-4.jpg

    所有出售产品主体保修期为 12 个月,其中 FPGA 芯片、液晶屏为易损件,不在保修范围内。

    所有配件及赠品不在保修范围内。

    Copyright © ROR体育电子科技(上海)有限公司 All Rights Reserved 沪ICP备13046728号